Reti logiche A - (5 cfu)

Prof. Stefano Caselli Tel. 0521 905724 - Fax. 0521 905723
  E-mail. stefano.caselli@unipr.it
  Home page. http://www.ce.unipr.it/people/caselli


Finalità

Fornire le basi culturali per l’analisi e la progettazione di sistemi digitali sincroni. Il corso presenterà sia le metodologie tradizionali, sia tecniche di ottimizzazione di tipo algoritmico/euristico, tipicamente presenti nei flussi di progettazione legati agli ambienti CAD di Design Automation per uso industriale.

Programma

Introduzione ai sistemi digitali
Evoluzione delle tecnologie elettroniche, finalità e limiti dei sistemi digitali sincroni

Reti combinatorie
1 - Richiami: Espressioni canoniche e generali; Analisi e sintesi di funzioni completamente specificate mediante mappe di Karnaugh.
2 - Estensione delle tecniche di analisi e sintesi per reti combinatorie a due livelli: Funzioni incompletamente specificate. Reti a più uscite (metodo degli implicanti/implicati primi multipli). Analisi e sintesi di reti a NAND e a NOR.
3 - Strumenti CAD per la sintesi di reti combinatorie: Algoritmo di Quine-McCluskey. Espresso. Simulazione logica.
4 - Reti a più livelli e progettazione con moduli integrati: Fattorizzazione e scomposizione di espressioni. Progettazione mediante composizione di moduli combinatori MSI e LSI.
5 - Logiche programmabili (PLA, PAL).
6 - Circuiti combinatori dedicati: Circuiti aritmetici (sommatore, comparatore, ALU). Convertitori di codice. Circuiti per controllo di parità e codice di Hamming. Circuiti a EXOR.
7 - Fenomeni transitori nelle reti combinatorie: alee statiche e dinamiche.

Reti sequenziali sincrone
1 - Modelli di Mealy e di Moore. Analisi di circuiti logici elementari con ritardi e retroazione. Funzionamento in modo fondamentale.
2 - Reti per la memorizzazione dello stato: Latch SR e D; Flip-Flop D, JK e T. Problemi di temporizzazione.
3 - Automi a stati finiti: Strumenti di definizione dell'automa (diagramma degli stati, tabelle di flusso e linguaggi di descrizione). Minimizzazione degli stati.
4 - Procedimenti di analisi e di sintesi delle reti sequenziali sincrone: Codifica degli stati. Marcatura dello stato con diversi tipi di elementi di ritardo.
5 - Comandi di Preset e Clear nei Flip-Flop sincroni. Reti con ingressi asincroni o impulsivi.
6 - Progettazione di contatori binari, contatori Johnson, registri paralleli e seriali.
7 - Logiche programmabili sequenziali (FPGA).

Analisi e sintesi di sistemi complessi.
1 - Progettazione di reti sequenziali con moduli integrati (registri, contatori, registri a scorrimento).
2 - Suddivisione tra parte di controllo e datapath.
3 - Cenni al pipelining.
4 - Cenni ai formalismi per la descrizione dell’hardware.

Attività d'esercitazione

Le esercitazioni hanno lo scopo di familiarizzare lo studente con le problematiche di analisi delle specifiche di progetto e nel contempo acquisire padronanza delle tecniche di analisi e sintesi di circuiti combinatori e sequenziali.

Modalità d'esame

Due prove intermedie (modo suggerito) oppure una prova scritta complessiva. Gli scritti contengono sia esercizi sia domande di teoria. La prova orale è facoltativa e riservata solo a chi ha superato sufficientemente lo scritto.

Propedeuticità

Fondamenti di informatica B (consigliata)

Testi consigliati

Dispense e copie delle trasparenze presentate a lezione (reperibili sul sito web)
Uno tra i seguenti libri di testo:
M.M. Mano, C. R. Kime, Reti Logiche, Addison-Wesley/Pearson Education Italia, 2002.
M.M. Mano, Digital Design, 3/e, Prentice Hall, 2002.


Ultimo aggiornamento: 10-06-2003


Chiudi la finestra